模拟版图工程师

收藏职位

25万-35万/年
上海
|
3年以上
|
本科
|
全职

职位诱惑: 五险一金,福利好,老板nice

发布时间: 2019-08-28发布

职位描述

1.负责模拟电路版图设计

2.负责版图物理层验证(DRC/LVS/PEX等)

3.与电路设计师合作进行版图的优化

4.撰写相关的技术文档

1.Analog layout design

2.Layout physical verification(DRC/LVS/PEX and so on)

3.Cooperate with circuit designer for layout optimization

4.Make design related document

岗位要求：

1.电子类本科或以上学历，至少三年以上模拟版图设计经验

2.熟悉Linux系统及相关的EDA 工具，包括Cadence Virtuoso, Calibre 等

3.工作态度积极，具有良好的团队合作精神和沟通能力

4.英语水平良好，能进行日常对话和工作上的技术沟通

5.了解基本的CMOS 电路原理优先

6. 具有CIS版图设计经验优先

1.Bachelor or above degree in Electrical Engineering, over 3 years analog (manual) layout & physical verification experience

2.Good EDA skills (Cadene Virtuoso and Calibre verification tools), familiar Linux enviroment

3.Good teamwork/communication/positive attitude

4.Good english skill ( daily conversation and technical discussion )

5.Understand basic CMOS circuit theory is plus

6.Experience in CIS layout is plus