- 25万-35万/年
- 苏州
- |
- 1-3年
- |
- 本科
- |
- 全职
职位诱惑: 年终奖金,五险一金,福利好,老板nice,股票期权,年度旅游,技术领先,成长空间大,节日礼物,技能培训
发布时间: 2022-06-13发布
职位描述
工作职责：
1、负责SOC/ASIC项目的GDS Merge/Pyshical Verification/LVS/Tape Out GDS 交付/JDV review等工作。
2、配合Flow Team ，制定项目的 GDS Merge、Pyshical Verification 流程，撰写相关数据处理、流程脚本。
3、负责小规模定制电路、Analog IP的版图工作，工艺节点55nm~8nm。
4、完成寄生参数提取，协助完成电路后仿工作，相关layout文档撰写。
5、和项目组一起，参加APR项目，1~2年内，逐步转向芯片后端（APR）岗位。
岗位要求：
1.熟练使用Virtuoso、Laker、calibre等EDA工具，具有扎实的电子技术理论基础知识，熟练掌握数字电路、模拟电路知识，熟悉常用电子元器件的性能原理；
2.熟悉linux基本操作；对半导体工艺、器件、ESD、latchup有较深理解；
3.熟悉掌握版图设计流程，有55nm 以下，1个工艺节点以上的Layout 经验；
4.有28nm工艺 或者FinFET layout经验者优先；TCL/Per/Shell等脚本能力优先。
5.具有极强的主动性和责任心，有很好的团队协作精神。
职位发布者
顾小姐
HR
7天
简历处理用时
100%
简历及时处理率
沪公网安备31011502017136号