- 35万-65万/年
- 北京
- |
- 1-3年
- |
- 硕士
- |
- 全职
职位诱惑: 年终奖金,五险一金,老板nice,年度旅游,福利好,年底双薪,技术领先,成长空间大,通讯津贴,节日礼物,技能培训
发布时间: 2021-01-25发布
职位描述
岗位职责：
1.参与SOC/IP DFT(Design-For-Test)架构规划, design, implementation, ATPG, pattern simulation, diagnosis等
2.研究SOC/IP最先进的DFT设计架构和方法学技术
3.开发新的DFT流程和in-house方法,并应用到多个SOC/IP
4.协助解决SOC在DFT implementation & silicon test过程中遇到的问题
任职要求：
1.计算机/电子信息工程或相关领域，本科/硕士及以上学历,三年或以上ASIC领域工作经验
2.熟悉Verilog，熟悉ASIC前端设计的流程
3.具备可测性设计理论知识和概念
4.熟悉Synopsys DC/DFTC/TetraMAX/VCS 或Mentor Tessent平台的使用
5.熟悉脚本语言开发：Makefile/Tcl/Perl/Python等
6.具备良好的英文交流技巧和Presentation经验
加分项：
1.具备ASIC设计经验，如：RTL coding, Synthesis, P&R, STA timing signoff, IR Analysis等经验者优先
2.熟悉IEEE1149.1/1149.6/1500标准, 有boundary scan经验者优先
3.熟悉Spyglass DFT工具分析RTL testability/DRC check 者优先
4.熟悉Synopsys DFTMAX/Mentor EDT测试压缩架构, 精通STIL语言者优先
5.熟悉主流的ATE（UltraFlex/V9300）测试开发flow, pattern conversion, Timing-set, pattern debug, Shmoo等工作者优先
职位发布者
祖娜
HR
简历处理用时
简历及时处理率
沪公网安备31011502017136号