- 30万-60万/年
- 深圳
- |
- 工作经验不限
- |
- 本科
- |
- 全职
职位诱惑: 年终奖金,五险一金,福利好,老板nice,股票期权,年度旅游,技术领先,成长空间大,技能培训
发布时间: 2021-07-21发布
职位描述
岗位职责：
1、负责密码模块的调研、定义、开发和优化。
2、负责模块的优化，参与制定IP规格，编写相关文档。
3、负责将模块集成到FPGA进行验证。
4、配合验证人员完成模块验证。
5、负责与测试人员和客户沟通相关开发需求和功能。
6、其他领导交办事宜。
任职要求：
1、应知应会：
RTL代码设计。
2、专业技能：
熟练掌握Verilog HDL语言，熟练掌握数字电路设计流程及方法。
熟悉AMBA总线协议，比如AXI/AHB/APB等。
熟悉FPGA开发流程。
熟悉Perl、Python、Shell、Tcl等脚本语言。
有密码算法IP、安全模块设计经验者优先。
3、工具使用:
熟练使用DC、VCS、Verdi等IC设计前端EDA工具。
熟练使用git进行版本管理。
4、学习及创新能力:
具有较强的学习能力，能很快掌握新知识与技能。
熟练阅读英文技术资料。
5、沟通能力:
良好的语言表达和沟通能力，较强的书面表达能力;
能进行英文书面和口语交流；
具备主动和团队协作意识。
职位发布者
杨超
HR
7天
简历处理用时
100%
简历及时处理率
沪公网安备31011502017136号