- 20万-40万/年
- 上海
- |
- 5年以上
- |
- 硕士
- |
- 全职
职位诱惑: 年终奖金,年度旅游,五险一金,福利好,老板nice,天天下午茶,成长空间大,技术领先,技能培训,股票期权
发布时间: 2020-02-25发布
职位描述
工作职责：
1、 搭建UVM整体架构，实现SOC系统级自动化验证流程；
2、 搭建验证环境，编写验证程序，执行验证以及测试，调试并解决问题，分析验证状态；
3、 负责IC设计项目相关验证计划的制定验证结果的评审，并根据项目的特点制定不同的验证策略、方案；
4、 开发验证平台，使用Verilog System Verilog UVM OVM等语言工具，实现高效率的芯片功能，性能验证，芯片模块级以及系统级验证，完成验证执行和Debug，满足Tape Out需求；
5、 与IC设计工程师和系统工程师密切合作，熟练SOC设计流程及 EDA 常用仿真工具；
6、 对IC设计项目的验证进度和质量负责，既能承担具体的技术任务，也能lead验证团队
任职资格:
1、具有3~5年的IP或 SOC验证经验，硕士以及以上学历，电子、通信、计算机、半导体物理或微电子专业；
2、具有扎实的IC验证基础，熟悉IC设计验证的环境，流程，掌握NC-SimVCS等相关验证工具，掌握System Verilog, Assertion 语言等，；
4、良好的验证文档编写能力，具有良好的沟通能力、协调能力以及团队合作意识，；
5、熟练SOC设计流程及 EDA 常用仿真工具，熟练使用脚本语言如Perl/Python 等；
加分项：
a、有数模混合仿真经验，熟悉模拟建模；
b、有基于MCU系统的验证经验。
职位发布者
联影
HR
7天
简历处理用时
100%
简历及时处理率
沪公网安备31011502017136号