时钟网络物理设计工程师

收藏职位

32万-48万/年
北京
|
5年以上
|
本科
|
全职

职位诱惑: 年终奖金,五险一金,福利好,老板nice,技能培训,成长空间大,技术领先

发布时间: 2022-11-10发布

职位描述

岗位职责:
1. 与SoC架构团队一起制定顶层时钟网络结构
2. 使用EDA工具以及脚本实现顶层时钟网络的物理设计
3. 进行电路仿真与验证，确保所设计的时钟结构在skew，延时，功耗，和可靠性方面达到设计指标
4. 与不同设计团队协同工作解决时钟相关的问题

任职资格:
1. 电子类相关专业的学士，硕士，或博士
2. 2年大规模层次化物理设计经验
3. 熟练使用各种EDA工具，例如ICC、Innovus、PT、Calibre
4. 有晶体管级Spice仿真经验
5. 有顶层时钟网络设计经验（H-tree或Mesh）
6. 精通脚本编程，TCL，perl，shell
7. 良好的英语读写能力