- 35万-65万/年
- 深圳
- |
- 3年以上
- |
- 本科
- |
- 全职
职位诱惑: 年终奖金,年度旅游,技术领先,五险一金,福利好,成长空间大,老板nice,通讯津贴,十五薪,交通补助,年底双薪,节日礼物,股票期权,技能培训,天天下午茶,免费班车
发布时间: 2019-06-24发布
职位描述
职位要求：
具有片上系统(SoC)架构、片上网络、片间互联的设计及实现的经历。
对于集成电路设计充满热情。
具有复杂数字电路组件的设计和验证的经验。
具有良好的英语口语和写作交流的能力。
具有谨思明辨、高效沟通的能力。
表现出对前沿科技的学习热情并高效率的解决阶段问题。
能够适应快速成长的创业团队和创业氛围。
符合以下条件者优先：
具有 SystemVerilog 编写和调试的经验。
熟悉以下一项或多项领域：机器学习，网络，内存系统，软硬件一体化设计 图形计算。
教育背景要求：
电子、计算机、数学、物理和相关方向的研究生或具有同等经验的本科生
职位发布者
jie.zhou
7天
简历处理用时
100%
简历及时处理率
沪公网安备31011502017136号