- 35万-65万/年
- 深圳
- |
- 5年以上
- |
- 本科
- |
- 全职
职位诱惑: 年终奖金,年度旅游,购房贷款,五险一金,技术领先,福利好,成长空间大,老板nice,通讯津贴,十五薪,交通补助,年底双薪,股票期权,节日礼物,技能培训
发布时间: 2019-06-24发布
职位描述
主要职责：
- 为公司基于RISC-V CPU内核的机器学习ASIC芯片设计RTL；
- 优化芯片的时钟及功耗；
- 为模拟仿真过程中的芯片功能性调试提供支持；
- 为RTL设计编写计时和功耗限制
岗位要求：
- 电子、计算机、物理、数学等相关理工科专业，硕士或博士学历；
- 具备使用System Verilog/Verilog进行RTL设计的经验；
- 良好的Python/Perl/Tcl脚本编写能力；
- 英文具有良好的阅读文档的能力；
- 优秀的学习能力、责任心和团队协作能力；
- 具备功耗优化相关知识将优先考虑；
- 对RISC-V指令集、CPU体系架构、存储器分级体系有所了解将优先考虑；
- 有跨地域、跨语言协作经验的优先考虑
职位发布者
jie.zhou
7天
简历处理用时
100%
简历及时处理率
沪公网安备31011502017136号