高级ASIC后端支撑工程师

收藏职位

15万-30万/年
成都
|
5年以上
|
硕士
|
全职

职位诱惑: 年终奖金,五险一金,福利好,老板nice,股票期权,年度旅游,技术领先,成长空间大,节日礼物,技能培训

发布时间: 2019-03-18发布

职位描述

岗位职责：
1. 研究相应的工艺库中逻辑单元和相关IP的行为和性能，对芯片进行早期布局规划，
并反馈给架构设计人员；

2. 按照计划完成芯片的综合(DC)，代码和网表的一致性检查(Formal Check)，静态
时序分析 (STA)，对芯片的面积, 功耗和时序进行综合评估和优化，并反馈给架构
设计人员和代码设计人员进行优化；
3. 协助RTL设计人员做好RTL代码的QA；
4. 时钟树和复位信号的规划，跨时钟域信号分析，片内测试设计；
5. 负责timing signoff和lower power Flow；
6. 跟踪芯片投片后的质量，协助进行芯片的失效性分析；
7. 协助硬件工程师进行板级的信号完整性分析。
岗位要求：
1. 熟悉IBM/GF ASIC 流程优先
2. 熟悉verilog/VHDL语言，熟练掌握Perl/Tcl等脚本语言；
3. 精通综合工具DC, 使用Design Complier进行芯片级的综合和时序分析、优化,
能够进行跨时钟域的分析(Debussy或者SpyGlass)；
4. 精通静态时序分析工具(例如Primetime)和等效性分析工具(例如Formality)；
5. 微电子相关专业硕士以上学历，5年以上芯片后端工作经验, 必须有主流厂家
(IBM，TSMC, UMC, SMIC, Global Foundary)的流片经验，做过45nm及以下工艺的
实际后端项目；

工作地址
青羊区腾飞大道51号青羊工业园E11栋