时钟相关集成电路设计工程师

收藏职位

35万-45万/年
北京
|
1-3年
|
硕士
|
全职

职位诱惑: 技术领先,成长空间大,股票期权,年终奖金,老板nice

发布时间: 2019-12-23发布

职位描述

1. 负责设计，实现和验证时钟电路模块（XO，PLL）；
2. 负责沟通和时钟相关的接口；
3. 负责编写电路设计相关文档（电路设计，仿真，测试以及checklist）；

任职要求：
1. 微电子，电子等相关专业硕士及以上学历；
2. 具有扎实的RF/Analog电路设计理论基础，熟练模数混合电路IC设计流程；
3. 熟练掌握各种EDA软件的使用（Spectre/Virtuoso等）；
4. 有XO,PLL，VCO相关电路设计、流片、测试且成功者优先考虑。