Digital Design Engineer

收藏职位

20万-40万/年
上海
|
工作经验不限
|
本科
|
全职

职位诱惑: 年终奖金,五险一金,福利好,成长空间大

发布时间: 2019-11-20发布

职位描述

1. Write Verilog or VHDL coding and simulation (NCsim), verification.
2. Synthesis with RC/ET tool and timing analysis.
3. DFT insertion, verification and test pattern generation.
4. Debug with AE and Analog engineers.
5. Be responsible for the design document and other related documents.
6. Other assigned work.

职责
1. 编写 Verilog或者VHDL代码或者模拟(NCsim),验证,综合.
2. RC/ET工具合成并及时分析.
3. DFT嵌入,验证及测试图案信号发生器.
4. 与应用工程师和模拟工程师调试;
5. 负责设计文件及其它的相关文档工作
6. 公司安排的其他事项