数字电路设计与验证工程师

数字电路设计与验证工程师
职位描述：

1.按照规格或客户定义要求进行芯片数字模块的开发设计，编写测试模型并进行验证。
2.搭建模块级或全芯片验证环境。
3.数字或数模混合芯片测试用例开发，测试平台优化。
4.编写相关文档资料。

职位要求：

1.熟练使用verilog或VHDL硬件开发语言。
2.至少有过c语言或者SystemVerilog/SystemC 等任何一种验证语言进行验证的经验。
3.熟练使用常用Scripts( TCL，Perl ，Makefile等)。
4. 电子,通信等相关专业硕士学历或本科具备3年以上工作经验
5,有过FPGA经验者优先


公司将提供有竞争力的薪酬福利待遇与良好的职业发展机会，欢迎有志于与公司共同成长的年轻人加入我们！


JD :
1.ASIC digtal block design according to Specification， and develop reference model to perform simulation.
2.Build platform for full-chip verification.
3.Developing testcase for digital block level or mix-siganl chip level,  and perform some testbench optimization.
4.Write related design and verification documents.

Requirements:
1.Familiar with Verilog or VHDL language.
2.Experience at least one of below verification language : C/systemverilog /systemc/Specman E etc.
3.Skill of usually scripts: TCL/perl /makefile etc.
4.Master degree or Bachelor with at least 3 years work experience of related majors.
5.Experience in large-scale ASIC design is a strong plus.